(19) 世界知的所有権機関 国際事務局





(43) 国際公開日 2005 年7 月21 日 (21.07.2005)

PCT

(10) 国際公開番号 WO 2005/067139 A1

(51) 国際特許分類7:

H03F 1/32

(21) 国際出願番号:

PCT/JP2004/019526

(22) 国際出願日:

2004年12月27日(27.12.2004)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願2004-000672 2004 年1 月5 日 (05.01.2004) JF


(71) 出願人(米国を除く全ての指定国について): 日本電気 株式会社 (NEC CORPORATION) [JP/JP]; 〒1088001 東京都港区芝五丁目7番1号 Tokyo (JP).

- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 青木 雄一 (AOKI, Yuuichi) [JP/JP]; 〒1088001 東京都港区芝五丁目7番 1号日本電気株式会社内 Tokyo (JP).
- (74) 代理人: 宮崎 昭夫, 外(MIYAZAKI, Teruo et al.); 〒 1070052 東京都港区赤坂1丁目9番20号第16興和ビル8階 Tokyo (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE,

[続葉有]

(54) Title: AMPLIFIER

(54) 発明の名称: 増幅器



- 3 INPUT MATCHING CIRCUIT
- 2 IMPEDANCE ELEMENT
- 6 LOAD
- 8 OUTPUT MATCHING CIRCUIT

(57) Abstract: There is provided means for compensating a distortion for a multi-stage amplifier having gain extension characteristic. Moreover, there is provided a method for using an amplification stage having gain extension characteristic in all the stages by performing bias in the state near to class B in which the power addition efficiency is good during low output. There is provided an amplifier having gain extension characteristic for increasing a gain in accordance with increase of an input power or an output power in a certain range of the input power or the output power. In the amplifier, a base terminal of an emitter grounding amplification circuit formed by a first bipolar transistor is connected to an input matching circuit via a first impedance element not inhibiting DC current and to a cathode of a first diode for supplying bias voltage. The first diode has an anode connected to a reference power source serving as a sufficiently low impedance at high frequency.

WO 2005/067139 A1 |||||||||||||||||||||||

SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

(84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR),

OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

添付公開書類:

- 国際調査報告書
- 一 補正書

2文字コード及び他の略語については、定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

(57) 要約:

本発明は、利得拡張特性を持つ多段増幅器に対して、歪みを相殺する手段を提供する。また、低出力時の電力付加効率の良いB級に近い状態でバイアスして利得拡張特性を持つ増幅段を多段増幅器の全ての段において用いる手法を提供する。本発明の増幅器は、入力電力または出力電力のある範囲において前記入力電力または前記出力電力の増加に応じて利得が増加する利得拡張特性を持つ増幅器において、第1のバイポーラトランジスタより成るエミッタ接地増幅回路のベース端子が、直流を阻止しない第1のインピーダンス素子を介して入力整合回路とバイアス電圧を供給する第1のダイオードのカソードに接続されており、前記第1のダイオードのアノードは、高周波で十分低いインピーダンスとなる基準電源に接続されていることを特徴とする。

明細書

増幅器

技術分野

[0001] 本発明は、増幅器に関し、特に、広範囲の出力電力制御を行う無線通信に用いる 多段に接続された複数のトランジスタによって入力電力を増幅して出力する増幅器 に関する。

背景技術

- [0002] エミッタ接地バイポーラトランジスタを用いた電力増幅器には、定電圧源に近い動作をするベースバイアス回路が不可欠である。バイアス回路として定電流源よりも定電圧源の方が適する理由は以下の通りである。
- [0003] 定電圧源でベースにバイアスを与えたエミッタ接地バイポーラトランジスタに、RF入力を加えることを考える。入力電力が充分小さい場合、このエミッタ接地バイポーラトランジスタは小信号動作するため、そのコレクタ電流は、増幅器に信号を入力しない状態で流れるいわゆるコレクタバイアス電流にほぼ等しい。
- [0004] これに対し、入力電力を大きくして行くと、エミッタ接地バイポーラトランジスタのコレクタ電流は増加し、コレクタバイアス電流の数倍以上に達する。このコレクタ電流の増加により、より高い飽和出力と低歪みが実現される。
- [0005] 一方、定電流源でベースにバイアスを与えた場合、コレクタ電流はベースバイアス 電流のhFE倍に常に保たれるため、入力電力を大きくしてもコレクタ電流の増加は生 じない。従って、コレクタバイアス電流を、定電圧源でベースバイアスを与えた場合と 同等に設定すると、大信号動作時の利得圧縮がより低い入力電力において生じる。 即ち飽和特性が劣化し、付加電力効率の低下や線形性の劣化を招く。
- [0006] また、コレクタバイアス電流を、定電圧源でベースバイアスを与えた場合でかつ入力電力が大きい場合のコレクタ電流と同等に設定すると、RF信号が入力されない場合や入力電力が小さいときにも大きなコレクタ電流が流れるため、消費電力が増加するなどの問題点が生じる。
- [0007] 以上の理由により、エミッタ接地バイポーラトランジスタを用いた電力増幅器には、

定電圧源に近い動作をするベースバイアス回路が不可欠である。定電圧源に近い動作をするベースバイアス回路の従来例として、特許第3377675号公報に記載されている第1の従来の増幅器がある。これを図1に示した。この回路の動作を特許第3377675号公報の実施の形態に従って説明する。

- [0008] 図1(特許第3377675号公報の図1参照)は特許第3377675号公報の第1の従来の増幅器の回路図であり、図2(特許第3377675号公報の図2参照)は図1に示す回路中のトランジスタのベース及びダイオードにかかる電圧を示すグラフ、図3(特許第3377675号公報の図3参照)は、図1の回路の入出力特性を示すグラフである。バイポーラトランジスタより成るエミッタ接地増幅器を線形増幅器として使用する場合、図1に示すようにベース側のB1点の印加電圧は、外部の電圧源VBより印加された電圧を例えば抵抗R1とR2による抵抗分割等で任意の電圧値に変換して、更に図中B2点からB1点の間にB1点側をダイオードのカソード端子側となるようにダイオードD1を挿入して与えられている。同時にB2点とアース電位との間にB2点からバイアス抵抗側を見たインピーダンスに比べ、充分小さいインピーダンス値となるようなキャパシタC1が挿入されている。
- [0009] 図1のエミッタ接地トランジスタTr1の動作点をA級にした場合、入力電力の電圧が図5(特許第3377675号公報の図9参照)のV1で示すように充分小さく、その振幅がB1点に与えられているバイアス電圧VB1とベース・エミッタ間のダイオードのON電圧V_{th}との電位差を越えない電圧振幅であるときは、上記トランジスタTr1は線形動作状態であり、利得・入出力電力の位相偏差は共に一定である。ところが、図5のV2で示すように入力電力の増加につれて、B1点の電圧振幅V2が増加し、上記B1点に与えられているバイアス電圧VB1とベース・エミッタ間のダイオードのON電圧V_{th}との電位差を越えると、トランジスタTr1は非線形動作状態となり、A級としての動作点を保つことができず電力利得が徐々に減少していく。又、ベース・エミッタ間のダイオードのON電圧V_{th}以下の電位までB1点の電圧値が振れると、上記トランジスタTr1のベース・エミッタ間には、オン状態の時間と、オフ状態の時間とが発生する。
- [0010] オン状態では、ベース・エミッタ間のダイオードの入力インピーダンスはA級動作点を保っているときと等しいが、オフ状態のときは、上記ベース・エミッタ間のダイオード

の入力インピーダンスはA級動作点を保っているときに比べ高いインピーダンスになるので、そのときのB1点の電圧値は、負側に大きく振れる。A級動作点を保っている場合は、時間平均ではB1点の電圧値はV_{B1}で一定であったが、上記のオフ状態のときは時間平均ではV_{B1}よりも小さい電圧値となる。ベース・エミッタ間ダイオードのジャンクション容量値は電圧依存性を持っている。従って、ベース・エミッタ間への印加電圧が変動すると上記ベース・エミッタ間ダイオードのジャンクション容量が変動し、エミッタ接地増幅器の入力インピーダンスが、入力電力が充分小さくA級動作を保っているときに比べ異なった値になる。

- 「0011」 一方、B2点の電位は、定電圧源の電圧値と抵抗R1、R2の分割比で決定され、入力電力の増加に影響されないので、B1点の電位が上述のように徐々に小信号動作時より下がってしまうと、図1に示すダイオードD1にかかる電圧値△VBE2は、図2に示すように徐々に増加していく。そのため上記エミッタ接地のトランジスタTr1のベース・エミッタ間ダイオードのジャンクション容量の変動とは、逆の変動をバイアス回路中のダイオードD1の持つジャンクション容量は行うことになる。従って、徐々に入力電力が増加していくと、入力電力の振幅が増加し、それに伴ってエミッタ接地トランジスタTr1の入力インピーダンスが変動するが、ダイオードD1のインピーダンスがそれを相殺するように変動するため、上記エミッタ接地トランジスタTr1の入力インピーダンスの変動を抑制し、通過位相偏差を従来回路に比べて小さくできる。更に、ダイオードD1にかかる電圧値が大きくなると、ダイオードD1を通ってトランジスタTr1のベースに流れ込む電流値が増加するので、コレクタ電流が増加し、コレクタ端での出力電力の飽和を解消でき、電力利得の減少も改善することができる。
- [0012] しかしながら、入力電力が高くなり、ダイオードD1に流れるバイアス電流が増えると、抵抗R1による電圧降下により電圧が低下し、図2のB2点の電位までもが下がってきてしまうためもはや定電圧源として動作できなくなってしまう。このため、ダイオードD1に流れる電流が無視できるくらいに抵抗R2に流れる電流を増やさなければならないという第1の問題がある。
- [0013] この第1の問題を軽減したのが同じく特許第3377675号公報の図4に記載されている、図4の第2の従来の増幅器である。図4において、バイポーラトランジスタTr2は

抵抗R1、R2で電源電圧VBを分割するベースバイアス回路のB2点とトランジスタTr 1のベース間に上記トランジスタTr2のベース・エミッタが順方向になるように接続され ており、上記トランジスタTr2のコレクタには、電源電圧VCが印加される。ベースバイ アス回路中のB2点即ち上記トランジスタTr2のベース端子と接地点との間には、上 記ベースからバイアス用抵抗R1、R2を見たときのインピーダンスよりも充分小さいイ ンピーダンスとなるようなキャパシタC1が挿入されている。

- [0014] この第2の従来の増幅器は、図1に示すベースバイアス回路に設けたダイオードD1 のPN接合を利用したものに対して、トランジスタTr2のベース・エミッタ間のPN接合を利用するもので、回路の動作はダイオードD1をベースバイアス回路に設けた図1に示す第1の従来の増幅器の場合と実質的に同じである。ただ、上記トランジスタTr 2は増幅回路を形成しているので、ベースバイアス電流はこのトランジスタTr2によって増幅され、エミッタ接地トランジスタTr1のベースに供給される。従って、上記抵抗R1、R2で構成した、もとのベースバイアスを生成するベースバイアス回路に流れる電流を低減することができる。
- [0015] しかしながら、低減されるとは言え、第2の従来の増幅器にも、第1の従来の増幅器と同様にトランジスタTr2のベースに流れる電流が無視できるくらいに抵抗R2に流れる電流を増やさなければならないという第1の問題が発生するのは同様である。さらに、エミッタ接地バイポーラトランジスタは相互コンダクタンスが極めて高いため、ベースに与える電圧を厳密に与える必要があるが、その電圧を抵抗R1、R2による抵抗分割で与えている第1および第2のバイアス回路では、温度や製造ばらつきなどによるベース・エミッタ間電圧変動の影響を大きく受けるという第2の問題も生じる。
- [0016] この第1および第2の問題を軽減したのが、特開2002-9559号公報に記載されている第3の従来の増幅器である。第3の従来の増幅器の回路図を図6(特開2002-9559号公報の図5参照)に示す。第3の従来の増幅器では、抵抗18を直接接地せず、バイポーラトランジスタTr19とバイポーラトランジスタTr20からなる基準電圧回路を介して接地されている。バイポーラトランジスタTr19のベースの電位は、バイポーラトランジスタTr20のVBEとバイポーラトランジスタTr19のVBEの和に等しくなる。
- [0017] 本回路は、バイポーラトランジスタTr20のコレクタ電流密度と、パワートランジスタTr

22のコレクタ電流密度が等しくなるように設計されている。従って、バイポーラトランジスタTr20のVBEとパワートランジスタTr22のVBEは等しい。

[0018] パワートランジスタTr22のベース電流はバイポーラトランジスタTr21のエミッタ電流に等しく、バイポーラトランジスタTr20のベース電流はバイポーラトランジスタTr19のエミッタ電流に等しく、バイポーラトランジスタTr20のエミッタ面積はバイポーラトランジスタTr19のそれと等しく、かつパワートランジスタTr22のエミッタ面積はバイポーラトランジスタTr21のそれより大きく設定されている。従って、バイポーラトランジスタTr21のVBEの方が、バイポーラトランジスタTr19のVBEよりも大きくなる。抵抗18の電圧降下は、バイポーラトランジスタTr21のVBEとバイポーラトランジスタTr19のVBEの差と等しくなる。

[0019] ここで、簡単のためトランジスタの直流電流増幅率が全て等しいβであるとすると、 [0020] [数1]

$$IC_{Tr22} = \beta^2 \cdot IB_{Tr21} = \beta^2 \cdot \left\{ I_{ref} - IC_{Tr20} \left(1 + \frac{1}{\beta^2} \right) \right\}$$
 (1)

ここで、バイポーラトランジスタTr20のコレクタ電流密度と、パワートランジスタTr22のコレクタ電流密度が等しくなるように設計されていることから、 IC_{Tr20} の関係はパワートランジスタTr22とバイポーラトランジスタTr20の面積比の関係に等しい。パワートランジスタTr20の面積を S_{22} 、バイポーラトランジスタTr20の面積を S_{20} とすると、

「0021] 「数2]

$$IC_{Tr22} = \frac{1}{\frac{1}{\beta^2} + \frac{S_{22}}{S_{20}} \left(1 + \frac{1}{\beta^2}\right)} \cdot I_{ref}$$
 (2)

となり、 $\beta^2 \gg 1$ の場合は $IC_{T,22} = (S_{22}/S_{20})I_{rot}$ の電流源となる。

[0022] この回路は、温度や製造ばらつきによるVBEの変化が互いに打ち消しあうため、前述の第2の問題を軽減できる。前述の第1の問題に関しても、入力パワーの増加によ

WO 2005/067139 6 PCT/JP2004/019526

るパワートランジスタTr22のVBEの低下はバイポーラトランジスタTr20のVBEに影響せず打ち消しあわないため、定電圧源に近い動作をすることができる。

[0023] ここで! は、

[0024] [数3]

$$I_{ref} = \frac{VB - VBE_{Tr21} - VBE_{Tr22}}{R17} \tag{3}$$

で与えられるため、VBE変動の影響を受ける。

- [0025] しかし、図4に示した第2の従来の増幅器のバイアス回路が、トランジスタTr2のベースに流れる電流が無視できるくらいに抵抗R2に流れる電流を増やさなければならないという第1の問題を持っていたのに対し、図6の第3の従来の増幅器のバイアス回路では、面積比を大きくとればI_{ref}の値を小さくできるため、R17の値を大きくすることができ、変動は小さく抑えられる。
- [0026] 以上では、特許第3377675号公報の実施の形態に従い、増幅トランジスタをA級にバイアスする場合を考えてきた。以降では、これらの従来の増幅器を、B級もしくは、B級に近いAB級でバイアスする場合について説明する。W-CDMAなどのCDMA携帯電話端末では、遠近問題(近い端末からの電波の影響により遠くにある端末と通信できなくなる問題)を避けるために、50dBを超える大きな出力電力制御を行っている。したがって、基地局の多い地域では低い電力で通信する頻度が増える。低い電力で送信する場合の出力電力に対する消費電力の割合は、増幅器の動作をA級からB級に近づけるほど小さくなる。つまり、増幅器をB級に近い状態で動作させるほど高い電力付加効率が得られる。
- [0027] ここで、B級に近い動作をするエミッタ接地増幅回路を、定電圧源に近い動作をする前述の第1乃至第3の従来の増幅器のバイアス回路でバイアスする場合を考える。 B級に近い状態でバイアスしたエミッタ接地増幅回路はベース・エミッタ間ダイオードの整流作用により、入力電力の増加に伴いベース電流が増えるため図7に示すように利得拡張を起こす。
- [0028] この利得拡張特性を持つアンプにW-CDMA信号のような電力変化を伴う広帯域

変調された信号を入力すると利得変動が起きるが、このため信号が歪んでしまうという第3の問題を引き起こす。この信号の歪みは図8に示すように、通信チャネルの隣にある隣接チャンネルへの妨害波となって現れる。通信チャネルの信号強度と隣接チャネルの妨害波の強度の比を隣接チャネル漏洩電力(ACPR)と呼ぶ。

[0029] この第3の問題を解決するための従来例として、特開2000-183663号公報、特開2002-111400号公報、特開2002-171145号公報、特開平10-135750号公報に挙げられるような歪みキャンセル手法がある。これらの手法には、図9に示すように、第2増幅段に示す利得拡張特性を持つ増幅段に対し、第1増幅段に示すもう一方の増幅段を、利得圧縮特性を持つようにすることで、両者の利得変動を打ち消し、歪み低減を図るという共通点がある。以下ではこの利得拡張増幅段と利得圧縮増幅段の歪み相殺について説明する。

[0030] 任意の増幅器の増幅特性をテイラー展開したものを、

[0031] 「数4]

$$V_{out} = \sum_{n} a_n V_{in}^n \tag{4}$$

とする。

[0032] この増幅器に、

[0033] [数5]

$$V_{in} = A(\sin \omega_1 t + \sin \omega_2 t) \tag{5}$$

という2波の正弦波を入力すると、増幅器の非線形性により主信号および歪み成分に変化が生じる。

[0034] (4)に(5)を代入し、n=5まで計算すると、 V_{out} の周波数 ω_1 の成分は、

「0035] 「数6]

$$V_{out}|_{\omega_{l}} = \left(a_{1}A + \frac{9}{4}a_{3}A^{3} + \frac{25}{4}a_{5}A^{5}\right)\sin\omega_{l}t \tag{6}$$

WO 2005/067139 8 PCT/JP2004/019526

となる。

[0036] \sin の係数のうち、a Aは増幅率(つまり利得)、残りは利得の入力振幅に対する変動(つまり利得拡張か利得圧縮か)を表す。またV の周波数成分 $2\omega_1-\omega_2$ は、

[0037] [数7]

$$V_{out}|_{(2\omega_1 - \omega_2)} = \left(\frac{3}{4}a_3A^3 + \frac{25}{8}a_5A^5\right)\sin(2\omega_1 - \omega_2)t \tag{7}$$

となる。

- [0038] (7)は、V_{out}の3次相互変調歪み(IM3)成分である。ここで、a₁とa₃、a₅が同符号のとき、(6)は、入力振幅Aの広い範囲で、Aにつれて利得が増大する利得拡張特性を示す。また、同じ条件のとき、(7)のsinの係数は、(6)のsinの係数と同じになる。この場合を基本波とIM3の位相が同じであると定義する。
- [0039] 通常、違う周波数の信号で位相は定義できないが、この場合入力に(5)に示した信号を用いているため、周波数 $(\omega_2^-\omega_1^-)/2\pi$ だけ離れた2波の位相は、 $2\pi/(\omega_2^-\omega_1^-)$ 秒毎に揃う。同じく、 $(\omega_2^-\omega_1^-)/2\pi$ だけ離れた基本波とIM3の位相角は、 $2\pi/(\omega_2^-\omega_1^-)$ 秒毎に同じ角度を持つため、「位相が同じ」または「位相が逆」という言葉で定義している。(6)、(7)は入力電力の広い範囲に渡って利得拡張を起こしている場合は基本波とIM3の位相が同じであることを示している。
- [0040] ここで、前段の歪みを後段が増幅したIM3の位相と、後段が基本波を増幅することで発生するIM3の位相が±90度以上違っていれば歪みの相殺現象がおきる。そこで、以降では簡単のため基本波とIM3の位相角が±90度以内の場合を「位相が同じ」とし、それ以上の場合を「位相が逆」と表現する。
- [0041] 図6に示した第3の従来の増幅器をB級に近いAB級にバイアスし、解析した場合の基本波とIM3信号の位相の関係を例として図10に示す。ここでIM3信号の大きさは基本波と比較して小さいため10倍に拡大して表示している。位相の絶対値は単に入出力の遅延を表しているだけなので特に意味を持っていない。また、そのときの利得拡張の様子を図11に示す。
- [0042] 図11には図10に描画した入力電力範囲を矢印で示してある。多くの場合、利得拡

張特性を示す増幅器では、基本波とIM3の位相が同じである。図12の利得可変増幅器と乗算器を用いた利得拡張増幅器を用いて解析を行った場合の基本波とIM3信号の位相の関係の例を図13に示す。ここでもIM3の大きさは10倍に拡大して表示している。図示されるように、基本波とIM3の位相が同じである。また、そのときの利得拡張の様子を図14に示す。図14は利得拡張特性を示している。

- [0043] 逆に、多くの場合、利得圧縮特性を示す増幅器では、基本波とIM3の位相が逆である。利得拡張増幅器の場合と同じく、図12の利得可変増幅器(利得制御端子の制御特性を逆にして用いている)と乗算器を用いた利得拡張増幅器を用いて解析を行った場合の基本波とIM3信号の位相の関係の例を図15に示す。ここでもIM3の大きさは10倍に拡大して表示している。図示されるように、基本波とIM3の位相が逆である。また、そのときの利得拡張の様子を図16に示す。図16は利得圧縮特性を示している。
- [0044] つまり、利得拡張増幅段と利得圧縮増幅段を組み合わせて歪みを低減できる理由は、それぞれの段で基本波とIM3の位相角が反転しているため、前段で出たIM3を後段が増幅したものと、後段が基本波を増幅することにより発生したIM3が反対の位相を持ち、相殺しているからである。
- [0045] それぞれの従来例では以下のようにして歪み低減を図っている。まず、特開2000 -183663号公報記載の従来例では、図9における第1増幅段を、利得拡張特性を 持つようFET増幅回路のゲートバイアスをB級に、第2増幅段を、利得圧縮特性を持 つようFET増幅回路のゲートバイアスをAB級にすることにより、利得拡張特性と利得 圧縮特性をキャンセルさせ歪みを低減している。
- [0046] 次に、特開2002-111400号公報記載の従来例では、図9における第1増幅段を 、利得拡張特性を持つようHBT増幅回路のベースバイアスをAB級に、第2増幅段を 、利得圧縮特性を持つようHBT増幅回路のゲートバイアスをA級にすることにより、 利得拡張特性と利得圧縮特性をキャンセルさせ歪みを低減している。
- [0047] そして、特開2002-171145号公報記載の従来例では、図9における第1増幅段を、利得圧縮特性を持つようMES増幅回路のゲートバイアスをA級に、第2増幅段を、利得拡張特性を持つようMOS増幅回路のゲートバイアスをAB級にすることにより

、利得拡張特性と利得圧縮特性をキャンセルさせ歪みを低減している。

- [0048] 最後に、特開平10-135750号公報記載の従来例では、図9における第1増幅段を、利得拡張特性を持つようHBT増幅回路のベースバイアスをAB級もしくはC級に、第2増幅段を、利得圧縮特性を持つようHBT増幅回路のゲートバイアスをA級にすることにより、利得拡張特性と利得圧縮特性をキャンセルさせ歪みを低減している。
- [0049] 簡単のため、これらの従来例を総じて第4の従来の増幅器と呼ぶ。これら第4の従来の増幅器は、利得拡張増幅段と利得圧縮増幅段を組み合わせて歪み低減を図っているために、低出力時の電力付加効率の良い利得拡張特性を持つアンプを、全ての増幅段に適用することができないという第4の問題を持っている。
- [0050] 他に、位相反転させた歪み成分を相殺させることにより歪み低減を図った従来例として、特許3337766号公報、特開2003-338713号公報に挙げられるような、差周波数注入技術がある。
- [0051] 図17は、特許3337766号公報の図9に示された2次歪み(差周波数)注入による 歪み補償の説明図である。非線形素子に差周波数を注入することにより、位相反転 させた歪み成分を相殺させている。
- [0052] (4)において、入力信号を

[0053] [数8]

$$V_{in} = A(\sin \omega_1 t + \sin \omega_2 t + D\cos(\omega_2 - \omega_1)t)$$
 (8)

という2波の正弦波とその差周波を加えたものであるとして、(4)に(8)を代入しn=5まで計算すると、増幅器の非線形性により生じる V_{out} の基本波 (ω_1) の成分は、

[0054] 「数9]

$$\begin{aligned} &V_{out} \mid_{\omega_{l}} \\ &= \{a_{1}A + \frac{9}{4}a_{3}A^{3}\left(1 + \frac{2}{3}D^{2}\right) + \frac{25}{4}a_{5}A^{5}\left(1 + \frac{105}{8}D^{2} + \frac{15}{8}D^{4}\right) \\ &+ a_{2}A^{2}D + a_{4}A^{4}\left(6D + \frac{3}{2}D^{3}\right)\}\sin\omega_{l}t \end{aligned} \tag{9}$$

となる。

[0055] また V_{aut} のIM3 $(2\omega_1 - \omega_2)$ 成分は、

[0056] [数10]

$$V_{out} \mid_{(2\omega_{1}-\omega_{2})} = \left\{ \frac{3}{4} a_{3} A^{3} (1+D^{2}) + \frac{25}{8} a_{5} A^{5} (1+3D^{2} + \frac{2}{5}D^{4}) + 16a_{2} A^{2} + \frac{1}{2} a_{4} A^{4} (9D+3D^{3}) \right\} \times \sin(2\omega_{1} - \omega_{2}) t$$

$$(1.0)$$

となる。

- [0057] よって、注入量Dを(負の)適当な値に選べばある入力振幅Aにおいて数10に示したIM3成分を小さくできることがわかる。しかしながら、入力振幅Aの値と独立にIM3を小さくするような注入量Dを選べないため、フィードバックやフィードフォワードなど何らかの方法で注入量を最適にする必要が生じる。
- [0058] 簡単のため、特許3337766号公報、特開2003-338713号公報の従来例を総じて第5の従来の増幅器と呼ぶ。第5の従来の増幅器では、最適な注入量が入力振幅に依存するため、フィードバックやフィードフォワードなどによる注入量調整が必要になるという第5の問題を持っている。
- [0059] 以上まとめると、従来技術には、次のような問題点がある。
- [0060] 前述した第3の問題点の通り、第1乃至第3の従来の増幅器の課題は、低出力時の電力付加効率を上げるためにB級に近い状態でバイアスして用いると、利得拡張により信号が歪んでしまうことである。
- [0061] また、前述した第4の問題点の通り、第4の従来の増幅器の課題は、前述の第3の問題点があるために、低出力時の電力付加効率の良い増幅段を、全ての段に用いることができないということである。
- [0062] そして、前述した第5の問題点の通り、第5の従来の増幅器の課題は、差周波信号の注入は、最適な注入量が入力振幅に依存するため、フィードバックやフィードフォワードなどによる注入量調整が必要になるということである。

発明の開示

- [0063] 本発明の第1の目的は、利得拡張特性を持つ増幅段に対して、歪みを反転する手段を提供することにある。
- [0064] 本発明の第2の目的は、低出力時の電力付加効率の良いB級に近い状態でバイアスして利得拡張特性を持つ増幅段を多段増幅器の全ての段において用いる手法を提供することにある。
- [0065] 本発明の第3の目的は、B級に近い状態でバイアスして利得拡張特性を持つ増幅 段を多段増幅器の全ての段において用いる手法をフィードバックやフィードフォワー ドなどの最適量制御をすることなく提供することにある。
- [0066] 本発明の増幅器は、入力電力または出力電力のある範囲において前記入力電力または前記出力電力の増加に応じて利得が増加する利得拡張特性を持つ増幅器において、前記増幅器に周波数の近い2波の信号を入力した際、前記2波の信号の位相が同じになる瞬間における3次相互変調歪みの位相が、前記2波の信号の位相より90度以上回転する出力特性を持つことを特徴とする。
- [0067] 本発明によれば、多段増幅器において、各段の歪みを互いに相殺することができる。また、低出力時の電力付加効率の良いB級に近い状態でバイアスして利得拡張特性を持つ増幅段を多段増幅器の全ての段において用いることができる。 図面の簡単な説明
- [0068] [図1]第1の従来の増幅器を説明する回路図である。

[図2]第1の従来の増幅器の入力電力に対する各点の電位差について説明する図である。

[図3]第1の従来の増幅器の入力電力に対する利得と位相の変動について説明する図である。

[図4]第2の従来の増幅器を説明する回路図である。

「図5]第1の従来の増幅器を説明する図である。

「図6]第3の従来の増幅器を説明する回路図である。

「図7]利得拡張特性について説明する回路図である。

[図8]隣接チャネル漏洩電力(ACPR)について説明する図である。

[図9]第4の従来の増幅器を説明する図である。

[図10]第3の従来の増幅器をB級に近いAB級にバイアスした場合の基本波とIM3信号の位相の関係を示す。

[図11]第3の従来の増幅器をB級に近いAB級にバイアスした場合の入力電力と利得の関係を説明する図である。

[図12]利得拡張増幅器について説明する回路図である。

[図13]一般的な利得拡張増幅器における、基本波と歪みの位相関係を説明する図である。

[図14]図12の回路で利得拡張増幅器をつくった場合の入力電力と利得の関係を説明する図である。

[図15]一般的な利得圧縮増幅器における、基本波と歪みの位相関係を説明する図である。

[図16]図12の回路で利得圧縮増幅器をつくった場合の入力電力と利得の関係を説明する図である。

[図17]第5の従来の増幅器について説明する図である。

「図18]第2の従来の増幅回路の基本波と歪みの位相関係を説明する図である。

[図19]第2の従来の増幅回路の出力電力と利得の関係を説明する図である。

[図20]第2の従来の増幅回路のトランジスタTr1のベース・エミッタ間電圧とトランジスタTr2のエミッタ電流との関係を説明する図である。

[図21]第2の従来の増幅回路の基本波と歪みの位相関係を説明する図である。

「図22]第2の従来の増幅回路の出力電力と利得の関係を説明する図である。

[図23]第2の従来の増幅回路の基本波と歪みの位相関係を説明する図である。

[図24]本発明の第1の実施の形態を示す図である。

[図25]本発明の第2の実施の形態を説明する回路図である。

[図26]本発明の第2の実施の形態における基本波と歪みの位相関係を説明する図である。

[図27]本発明の第2の実施の形態を示す図である。

「図28]本発明の第2の実施の形態を説明する回路図である。

「図29]本発明の第2の実施の形態における基本波と歪みの位相関係を説明する図

である。

[図30]本発明の第3の実施の形態を示す図である。

[図31]本発明の第4の実施の形態を示す図である。

[図32]本発明の第5の実施の形態を示す図である。

「図33]本発明の第6の実施の形態を示す図である。

「図34]本発明の第6の実施の形態を説明する回路図である。

[図35]本発明の第6の実施の形態における基本波と歪みの位相関係を説明する図である。

[図36]本発明の第6の実施の形態におけるトランジスタ26のエミッタ電位の瞬時地と 、同じくトランジスタ26のエミッタ供給される電流の関係を説明する図である。

[図37]本発明の第7の実施の形態において、多段増幅器での歪み相殺の概念を示す図である。

[図38]本発明の第7の実施の形態を示す図である。

「図39]本発明の第7の実施の形態を説明する回路図である。

「図40]本発明の第7の実施の形態を説明する回路図である。

「図41]本発明の第7の実施の形態による歪み相殺を説明する図である。

発明を実施するための最良の形態

- [0069] まず、本発明の原理について説明する。
- [0070] 本発明の増幅器は、入力電力を増幅して出力電力とし、前記入力電力または前記 出力電力のある範囲において前記入力電力または前記出力電力の増加に応じて利 得が増加する利得拡張特性を持つ増幅器であり、前記増幅器が入力に高周波にお いて振幅を圧縮する機構を持つことを特徴とする。
- [0071] 本発明を多段増幅器に用いる場合は、入力電力を増幅して出力電力とし、少なくとも2段以上の増幅段が前記入力電力または前記出力電力のある範囲において前記入力電力または前記出力電力の増加に応じて利得が増加する利得拡張特性を持つ多段増幅器であり、前記増幅段のうち終段以外の少なくとも1段が(利得拡張電力範囲において)、入力に高周波において振幅を圧縮する機構を持つことを特徴とする。
- [0072] 第4の従来の増幅器として示した従来例では、利得拡張増幅段と利得圧縮増幅段

WO 2005/067139 15 PCT/JP2004/019526

を組み合わせて歪み低減を図っていた。多くの増幅器ではこの関係が成り立つが、 利得拡増幅段と利得圧縮増幅段を組み合わせれば歪み低減できるというのは、必ず しも本質的ではない。なぜならば、数4の増幅器の特性は、入力の瞬時値が出力の 瞬時値としてどういう値をとるかという関係を与えているだけであり、例えば増幅器をB 級に近いバイアスとした場合に、入力電力の増加とともにバイアス量が増えて利得拡 張するというような効果は含んでいない。

- [0073] これはつまり、平均入力電力の増加にともないバイアス量が増えて利得拡張するようなB級に近いバイアスの増幅器でも入力の瞬時値と出力の瞬時値の関係を変えることにより基本波とIM3の位相を逆にすることが出来るということである。本発明の増幅器では、増幅器入力の瞬時振幅が圧縮するような振幅圧縮特性を持たせることによって、利得拡張特性を持ち、基本波とIM3の位相が逆になる特性を持たせた増幅段と、同じく利得拡張特性を持ち、基本波とIM3の位相が同じである特性を持つ通常の増幅段との間で、歪みを相殺することで、出力にあらわれる歪みを低減する。しいては、低出力時において効率の良いB級に近い状態にバイアスした増幅段を増幅器の全ての段に使うことができるようになる。
- [0074] 作用についてさらに詳しく説明するために、図4に示した第2の従来の増幅器において、端子B2を定電圧源でバイアスした場合を例にとって説明する(前述した入力電力が上がるとB2の電位が下がるという第1の問題は、B2を定電圧源でバイアスすることにより回避されている。また、温度や製造ばらつきに関する第2の問題はここでは想定しない)。第2の従来の増幅器をB級に近いバイアスで用いた場合、ある一定の条件を満たすことにより、利得拡張領域で歪みを反転させる増幅器になり得る。
- [0075] その条件とは、増幅トランジスタTr1に対して、バイアス供給トランジスタTr2のサイズが10分の1以上の大きさであり、また、入力振幅がある程度大きいことである。図18に、Tr1の面積:Tr2の面積の比を5:1にしたものを増幅器Aとして、増幅器Aを解析した場合の基本波とIM3の位相の関係を示す。IM3は50倍に拡大して表示している。入力が小さいとき、IM3は最初基本波と同じ方向に生じた後反転して基本波と逆転する。図19に、このときの出力電力対利得の関係を示す。図18に表示した電力範囲は出力電力16dBm以下の利得拡張している範囲なので、利得拡張電力範囲

でも基本波とIM3の位相が逆になっている。

- [0076] 振幅が大きなときにIM3の位相が逆になる理由は以下の通りである。図20にトランジスタTr1のVBEの瞬時値とトランジスタTr2のエミッタから供給される電流の関係を示す。この図はトランジスタTr2の内部インピーダンスを表す負荷線である。図中に示した2本の線は、2周波数を入力し、出力が16dBm、6dBmとなる場合の最大振幅付近(2周波がちょうど足し合わさる瞬間)の負荷線を表している。図からわかるように、小振幅時と比較して、大振幅が入った場合にはベース電位が下がったときのTr2の出力インピーダンスが極端に小さくなっていることがわかる。
- [0077] このインピーダンスの変化により入力信号の一部はバイアス回路側に漏れる形になり、振幅の瞬時値は圧縮され、出力の基本波とIM3の位相が逆になる。
- [0078] ここで、Tr1の面積を7.2倍拡大し、Tr1の面積:Tr2の面積の比を36:1にしたものを増幅器Bとする。そして、増幅器Bを解析した場合の基本波とIM3の位相の関係を図21に示す。IM3は同じく50倍に拡大して表示している。図22に、このときの出力電力対利得の関係を示す。図21に表示した電力範囲は出力電力16dBm以下の利得拡張している範囲である。この場合、基本波とIM3の位相が同じになっている。これは、Tr1の面積を拡大したことによりTr1のベースの入力インピーダンスが下がったため、バイアス回路のインピーダンスが変化して小さくなった場合の影響が見えにくくなったためである。これは、Tr1のベースインピーダンスが下がったことにより、同じ入力電力での電圧振幅が小さくなるため、Tr2の出力インピーダンスを下げるまで振幅を振り込むための入力電力が等価的に高くなるとも言い換えられる。
- [0079] ここで、増幅器Aがある入力電力範囲で基本波とIM3の位相が逆になり、増幅器Bが基本波とIM3の位相が同じであるならば、増幅器Aを前段、増幅器Bを後段とした 2段増幅器では歪みを低減できるように見えるが、そうではない。図22より、出力16d Bmのときの利得は約14dBだとわかるので、増幅器Bには2dBmの入力電力が入る。増幅器Aの出力電力2dBmのときの基本波とIM3の関係を図23に示す。この場合、基本波とIM3の位相は同じであるため、増幅器Aで生じたIM3を増幅器Bで増幅したものと、増幅器Bで生じたIM3が足し合わされ、歪みは増加してしまう。
- [0080] ここで、本発明の増幅器では、入力端子から見た増幅トランジスタ側の入力インピ

ーダンスを大きく見せることにより、増幅器歪みは、より低い入力振幅から基本波とIM 3が逆の位相を持つようになり、後段の基本波とIM3が同じ位相である増幅器と歪み を相殺することができるようになり、しいては、低出力時において効率の良いB級に近 い状態にバイアスした増幅段を増幅器の全ての段に使うことができるようになる。

[0081] さらに、本発明を多段増幅器に用いる場合では、前段で発生させた歪みと後段で発生させた歪みを相殺させている。通常IM3は入力電力増加分の3倍増加するため、前段と後段の歪み量は連動して増える。そのため、本発明によれば、フィードバック、フィードフォワードなど入力電力に応じた最適制御を行なうことなしに、入力電力の広い範囲で歪み低減効果を得ることができる。

[0082] ここで、入力部に振幅圧縮を持たせることで利得拡張増幅器の歪みを低減できる 例として、主信号の3倍波を注入する場合を考える。

[0083] (4)において、入力信号を

[0084] [数11]

$$V_{in} = A\{\sin \omega_1 t + \sin \omega_2 t + D(\sin 3\omega_1 t + \sin 3\omega_2 t)\}$$
 (1 1)

という2波の正弦波とその3倍波を加えたものであるとする。正弦波に3倍波を加えると、基本波のピーク値で3倍波が逆位相のピーク値を持つことになるので、最大振幅が圧縮される。

[0085] (4)に(11)を代入しn=5まで計算すると、増幅器の非線形性により生じる V_{out} の基本波(ω_{1})の成分は、

[0086] [数12]

$$V_{out} \mid_{\omega_{1}} = \left\{ a_{1}A + \frac{9}{4}a_{3}A^{3} \left(1 - \frac{1}{3}D^{2} - \frac{4}{3}D^{4} \right) + \frac{25}{4}a_{5}A^{5} \left(1 - \frac{5}{4}D + \frac{15}{8}D^{2} - \frac{9}{10}D^{3} + \frac{9}{5}D^{4} \right) \right\} \times \sin \omega_{1}t$$

$$(12)$$

となる。

[0087] また V_{out} のIM3 $(2\omega_1 - \omega_2)$ 成分は、

「0088] 「数13]

$$V_{out} \mid_{(2\omega_1 - \omega_2)} = \left\{ \frac{3}{4} a_3 A^3 (1 - 2D) + \frac{25}{8} a_5 A^5 \left(1 - 3D + \frac{18}{5} D^2 - \frac{18}{5} D^3 \right) \right\} \sin(2\omega_1 - \omega_2) t$$
(1 3)

となる。

- [0089] よって、注入量Dを適当な値に選べばある入力振幅Aにおいて(13)に示したIM3 成分を小さくできることがわかる。この場合、(10)とは違い、各項を独自に消すことができる。例えば、D=0.5とすればIM3のa の項が0になる。よって、注入量をある値に固定したままでも、比較的広い入力振幅Aの範囲で歪みを低減できる。
- [0090] 以下、具体的な実施の形態について説明していく。
- [0091] (第1の実施の形態)図24は本発明の第1の実施の形態である基本波に対するIM 3の位相を逆にする増幅器を表す図である。増幅トランジスタ1はエミッタ接地増幅回路を形成し、トランジスタ1のベースはインピーダンス素子2を介して入力整合回路3とバイアス供給ダイオード4のカソードに接続されている。バイアス供給ダイオード4のアノードは高周波で十分低いインピーダンスとなる基準電源5に接続されている。トランジスタ1のコレクタは、負荷6を介してコレクタ電源7に接続され、また出力整合回路8を介して出力端子9につながれている。
- [0092] 本実施の形態を表す図24は、第1の従来例を表す図1に対応している。図24に示す第1の実施の形態と、図1の第1の従来例を比較すると、従来技術がバイアス供給ダイオードD1のカソードを直接増幅トランジスタTr1のベース端子に接続しているのに対し、本実施の形態では、バイアス供給ダイオード4のカソードは、インピーダンス素子2を介して増幅Tr1に接続されている。インピーダンス素子2を接続することにより、入力端子10から見た増幅トランジスタ1の入力インピーダンスを高く見せ、基本波とIM3の位相が逆になる状態を低い入力電力から達成する。ここで、バイアスはインピーダンス素子2を介して増幅トランジスタ1に供給されているため、このインピーダンス素子2は直流電流を阻止しないものである。本実施の形態は後述の実施の形態2と効果や動作がほぼ同じなので、第2の実施の形態において、まとめて説明する。

- [0093] (第2の実施の形態)図27は本発明の第2の実施の形態である基本波に対するIM 3の位相を逆にする増幅器を表す図で、第2の従来例の図4に対応している。本実施の形態は、第1の実施の形態のダイオード4の代わりに、バイアス供給トランジスタ11 のベース・エミッタ間を用いている。そのため、効果や動作は第1の実施の形態と同じである。本実施例によると、基準電源5を抵抗で実現した際に、抵抗による電圧降下が起きるという前述の第2の問題点を軽減できる。本実施の形態でも、バイアスはインピーダンス素子21を介して増幅トランジスタ1に供給されているため、このインピーダンス素子21は直流電流を阻止しないものである。本実施の形態は前述の第1の実施の形態と効果や動作がほぼ同じなので、以下本実施の形態において、まとめて説明する。
- [0094] 図25は本発明の第2の実施の形態をより具体的な例で説明する図である。第1の実施の形態の説明に対してはバイアス供給トランジスタ11のベース・エミッタ間をバイアス供給ダイオード4と考える。図25はインピーダンス素子2として抵抗13とコンデンサ容量14の並列回路を用いたより具体的な例を示したものである。また、基準電源5として、図6に示した第3の従来の増幅器と同様の構成の基準電源35を用いた。ただし、高周波的に十分低いインピーダンスとなるようにバイアス供給トランジスタ11のベースを、容量19を用いて接地した。
- [0095] 解析のためのトランジスタモデルとして、GaAsへテロ接合バイポーラトランジスタ(HBT)を用い、増幅トランジスタ1としてエミッタ面積が120μm²の単位HBTを5個並列したものを使用し、インピーダンス素子2の抵抗13は、トランジスタ1のバラスト抵抗も兼ねて250Ωの抵抗を5個並列にし、インピーダンス素子2の容量14は0.8pFのものを5個並列にして構成した。バイアス供給トランジスタ11としてエミッタ面積を120μm²のHBTを使用した。基準電源35のトランジスタ15、16にはエミッタ面積30μm²のHBTを使用した。基準電源35内の容量19としては、2pFの容量を用いた。負荷6としては基本波に対して1/4波長の長さとなる線路を用い、コレクタ電源7とバイアス電源12には3.5Vの定電圧源を用いた。
- [0096] 入力端子10から入力信号のないときの増幅トランジスタ1のコレクタ電流が5mAと なるよう基準電源35の回路パラメータおよび制御電源20を設定し、基本波としてf1

=1948(MHz)、f2=1952(MHz)の2波を入力し解析した場合の、出力電力2dBmのときの基本波とIM3の関係を図26に示す。ここで、IM3の大きさは50倍に拡大して表示している。基本波に対するIM3の位相が逆になっている。

- [0097] 全く同じ条件で、図25の回路図における、1. バイアス供給トランジスタ11のエミッタとインピーダンス素子2内の容量14を直接つないでいる配線を切断する、2. インピーダンス素子2をなくし、バイアス供給トランジスタ11のエミッタを増幅トランジスタ1のベースに直接つなぎ、バラスト抵抗を2.2Ω(≒250/βΩ)にしてエミッタ側に接続する、3. 基準電源35内の容量19を取り除く、のいずれを行った場合でも、高周波に対して入力端子10(入力整合回路3の出口)から見た増幅トランジスタ1のベース入力インピーダンスに対するバイアス供給トランジスタ11のエミッタ出力インピーダンスが高くなるため、出力電力2dBmのときの基本波に対するIM3の位相は同じになる。
- [0098] 図28は本発明の第2の実施の形態をより具体的に説明する他の例を示した図で、インピーダンス素子21としてインダクタ22を用いたものである。ここでも、第1の実施の形態の説明に対してはバイアス供給トランジスタ11のベース・エミッタ間をバイアス供給ダイオード4と考える。インピーダンス素子21として5nHのインダクタ22を用い、バラスト抵抗を2.2Ω(≒250/βΩ)にしてエミッタ側に並列に接続する以外は第1の実施の形態と同じ条件で解析した場合の、出力電力2dBmのときの基本波とIM3の関係を図29に示す。ここで、IM3の大きさは50倍に拡大して表示している。基本波に対するIM3の位相が逆になっている。
- [0099] ここで、図29に示した本実施の形態の基本波とIM3の大きさの割合と、図23に示した従来例の基本波とIM3の大きさの割合を比較すると本実施例の方が基本波に対するIM3の大きさの割合が大きい。このことは、本発明が多段増幅器において歪みを低減する技術であり必ずしも1段の増幅器での歪みを低減する技術ではないことを示している。
- [0100] 本実施例と全く同じ条件で、図28の回路図における、1. インピーダンス素子であるインダクタ22をなくす、2. 基準電源35内の容量を取り除く、のいずれを行った場合でも、高周波に対して入力端子10(入力整合回路3の出口)から見た増幅トランジスタ1のベース入力インピーダンスに対するバイアス供給トランジスタ11のエミッタ出力

WO 2005/067139 21 PCT/JP2004/019526

インピーダンスが高くなるため、出力電力2dBmのときの基本波に対するIM3の位相は同じになる。

- [0101] (第3の実施の形態)図30は本発明の第3の実施の形態である基本波に対するIM 3の位相を逆にする増幅器を表す図である。増幅トランジスタ1はエミッタ接地増幅回路を形成し、トランジスタ1のベースはバイアス供給ダイオード23によってバイアスされている。また、同じくトランジスタ1のベースはインピーダンス素子25を介して入力整合回路3とバイアス供給ダイオード24に接続されている。バイアス供給ダイオード23はよび24のアノードは基準電源5に接続されている。トランジスタ1のコレクタは、負荷6を介してコレクタ電源7に接続され、また出力整合回路8を介して出力端子9につながれている。
- [0102] 本実施の形態は後述する第4から第6の実施の形態と効果や動作が同じなので、 第6の実施の形態において、まとめて説明する。
- [0103] (第4の実施の形態)図31は本発明の第4の実施の形態である基本波に対するIM 3の位相を逆にする増幅器を表す図である。本実施の形態は、第3の実施の形態の ダイオード24の代わりにバイポーラトランジスタ26のベース・エミッタ間を用いている。 そのため、効果や動作は第3の実施の形態、および後述する第5から第6の実施の 形態と効果や動作が同じなので、第6の実施の形態において、まとめて説明する。
- [0104] (第5の実施の形態)図32は本発明の第5の実施の形態である基本波に対するIM 3の位相を逆にする増幅器を表す図である。本実施の形態は、第3の実施の形態のダイオード23として、バイポーラトランジスタ27のベース・エミッタ間を用いている。そのため、効果や動作は第3の実施の形態、第4の実施の形態、および後述する第6の実施の形態と効果や動作が同じなので、第6の実施の形態において、まとめて説明する。
- [0105] (第6の実施の形態)図33は本発明の第6の実施の形態である基本波に対するIM 3の位相を逆にする増幅器を表す図である。本実施の形態は、第3の実施の形態の ダイオード23および24として、バイアス供給トランジスタ26、27のベース・エミッタ間 を用いている。そのため、効果や動作は上記第3から第5の実施の形態と同じである

- [0106] 第3乃至第6の実施の形態の動作について基本波に対するIM3の位相が逆になる 理由は、第1乃至第2の実施の形態とほぼ同じである。本実施の形態は上記第3から 第5の実施の形態と効果や動作が同じなので、以下、第6の実施の形態を例にしてま とめて説明する。
- [0107] 図34は本発明の第6の実施の形態を説明する図である。図34は図33におけるインピーダンス素子25として、抵抗30と抵抗31の直列回路を容量32と並列回路にしている。また、基準電源5として、図6に示した第3の従来の増幅器と同じ構成の基準電源36を用いた。
- [0108] 解析のためのトランジスタモデルとして、GaAsへテロ接合バイポーラトランジスタ(HBT)を用い、増幅トランジスタ1としてエミッタ面積が120μm²の単位HBTを5個並列したものを使用し、インピーダンス素子25の抵抗30は、トランジスタのバラスト抵抗も兼ねて250Ωの抵抗を5個平行にし、同じく抵抗31は、1kΩの抵抗を用いた。インピーダンス素子25の容量32は0.8pFのものを5個平行にして構成した。バイアス供給トランジスタ27としてエミッタ面積を120μm²のHBTを使用した。また、バイアス供給トランジスタ26としてエミッタ面積を30μm²のHBTを使用した。基準電源36のトランジスタ15、16にはエミッタ面積30μm²のものを使用した。負荷6としては基本波に対して1/4波長の長さとなる線路を用い、コレクタ電源7とバイアス電源12には3.5Vの定電圧源を用いた。
- [0109] 入力端子10からの入力信号のないときの増幅トランジスタ1のコレクタ電流が5mAとなるよう基準電源36の回路パラメータおよび制御電源20を設定し、基本波としてf1=1948(MHz)、f2=1952(MHz)の2波を入力し解析した場合の、出力電力2dBmのときの基本波とIM3の関係を図35に示す。ここで、IM3の大きさは50倍に拡大して表示している。基本波に対するIM3の位相が逆になっている。
- [0110] 図36にトランジスタ26のエミッタ電位の瞬時値と同じくトランジスタ26のエミッタから 供給される電流の関係を示す。この図はトランジスタ26の内部インピーダンスを表す 負荷線である。図中に示した2本の線は、2周波数を入力し、出力が10dBm、-3dB mとなる場合の最大振幅付近(2周波がちょうど足し合わさる瞬間)の負荷線を表して いる。図からわかるように、小振幅時と比較して、大振幅が入った場合にはベース電

位が下がったときのトランジスタ26の出力インピーダンスが極端に小さくなっているこ

23

PCT/JP2004/019526

WO 2005/067139

とがわかる。

- [0111] このインピーダンスの変化により増幅トランジスタ1に入力される振幅の瞬時値が圧縮され、出力の基本波とIM3の位相が逆になる点は第1乃至第2の実施の形態と同じである。第3乃至第6の実施の形態をとる利点は、以下の通りである。第1乃至第2の実施の形態では、インピーダンス素子として抵抗と容量の並列回路などインピーダンスの実部を持つ回路を用い、入力整合を取った際に、インピーダンス実部によりエネルギーが消費されるため損失が生じる。また、抵抗は増幅トランジスタ1へのバイアス電流を供給しているためむやみに大きくできない。第3乃至第6の実施の形態をとれば増幅トランジスタ1へのバイアス電流供給はバイアス供給トランジスタ27によって行えるため、抵抗31の値を大きくし、高周波が抵抗側を通らないようにできる。
- [0112] また、本実施例では基準電源を高周波的に低インピーダンスにするような工夫は特に行っていないが、バイアス供給トランジスタ26および27のベースを、容量を用いて接地した場合にも同様の効果が得られる。
- [0113] (第7の実施の形態)図37および図38は本発明の第7の実施の形態を示す多段増幅器を表す図である。図38において、80、82、84は整合回路、81、83は増幅段を示す。図38に示すように、入力電力または出力電力のある範囲において入力電力または出力電力の増加に応じて利得が増加する利得拡張特性を持つ2段以上の増幅段を持つ多段増幅器において、終段以外の段が入力に高周波における振幅圧縮機構を持つようになっている。
- [0114] 終段に振幅圧縮機構を持つ増幅段を用いない理由は、終段の増幅トランジスタの サイズは通常、全増幅トランジスタの中で最大となるため、入力インピーダンスが低く なり、基本波に対するIM3の位相が逆になるよう制御するのが困難なためである。
- [0115] 図39、図40、および図41は本実施の形態を説明する図である。本実施の形態は入力に高周波における振幅圧縮機構を持つ増幅段として、第1の実施の形態と同じ構成(図25)の増幅段を用いている。初段増幅トランジスタ61として、エミッタ面積が180μm²の単位HBTを3個並列したものを使用し、インピーダンス素子62の抵抗43は、トランジスタ61のバラスト抵抗も兼ねて250Ωの抵抗を3個並列にし、インピー

ダンス素子62の容量44は0.8pFのものを3個並列にして構成した。バイアス供給トランジスタ42としてエミッタ面積を $60 \mu \, \mathrm{m}^2$ のHBTを使用した。

- [0116] 終段増幅トランジスタ71として、エミッタ面積が180μm²の単位HBTを24個並列したものを使用し、インピーダンス素子72の抵抗53は、トランジスタのバラスト抵抗も兼ねて250Ωの抵抗を24個並列にし、インピーダンス素子72の容量54は0.8pFのものを24個並列にして構成した。バイアス供給トランジスタ52としてエミッタ面積を120μm²のHBTを2個並列に使用した。基準電源35および46のトランジスタには、エミッタ面積30μm²のHBTを使用した。基準電源35内の容量39としては、3pFの容量を用いた。負荷66、76としては基本波に対して1/4波長の長さとなる伝送線路を用い、コレクタ電源67、77とバイアス電源36、56には3.5Vの定電圧源を用いた。
- [0117] 入力端子60から入力信号のないときの増幅トランジスタ61のコレクタ電流が5mA、同じく入力端子55から入力信号のないときの増幅トランジスタ71のコレクタ電流が15mA、となるよう基準電源35、46のパラメータおよび制御電源45、49を設定し、WーCDMA信号を入力して実測した場合の出力電力に対する利得とACPRの変化を表した図が図41である。図41には、比較のため、図40に示した終段のみの増幅器を測定した場合の出力電力に対する利得とACPRの変化もあわせて示している。
- [0118] 図41において、出力電力10dBmから25dBmの範囲で終段のみの増幅器の測定した場合のACPRより、初段+終段の多段増幅器で測定した場合のACPRが低く抑えられている。つまり、この電力範囲において初段と終段の歪みが相殺している。終段のみの利得と、初段+終段の利得を比較すると、出力電力10dBmから25dBmの範囲で利得の差が拡大しているので、この電力範囲では初段、終段ともに利得拡張していることがわかる。
- [0119] 以上において、トランジスタとして高周波特性に優れたGaAsへテロ接合バイポーラトランジスタ(HBT)を用いたが、SiGe-HBTやSiバイポーラなどの他のバイポーラトランジスタを用いても同様の効果が得られることは言うまでもない。
- [0120] また、バイアス回路の基準電源として、特許第3377675号公報、特開2002-955 9号公報記載のものを用いたが、2段積みダイオードやアバランシェダイオードを用い た基準電源や、他のカレントミラー回路など、基準電源として働くいかなる回路を用い

ても同様の効果が得られることも言うまでもない。

[0121] また、基準電源が高周波的に十分低いインピーダンスになるように2pFの容量で接地したが、異なる容量値を持たせたり、容量以外の素子(例えばアクティブキャパシタ)を用いて高周波のインピーダンスを下げたりした場合にも、同様の効果を得ることができる。

請求の範囲

[1] 入力電力または出力電力のある範囲において前記入力電力または前記出力電力の増加に応じて利得が増加する利得拡張特性を持つ増幅器において、

前記増幅器に周波数の近い2波の信号を入力した際、前記2波の信号の位相が同じになる瞬間における3次相互変調歪みの位相が、前記2波の信号の位相より90度以上回転する出力特性を持つことを特徴とする増幅器。

[2] 入力電力または出力電力のある範囲において前記入力電力または前記出力電力の増加に応じて利得が増加する利得拡張特性を持つ増幅器において、

前記増幅器が入力に高周波において振幅を圧縮する機構を持つことを特徴とする増幅器。

[3] 入力電力または出力電力のある範囲において前記入力電力または前記出力電力の増加に応じて利得が増加する利得拡張特性を持つ増幅器において、

第1のバイポーラトランジスタより成るエミッタ接地増幅回路のベース端子が、直流を 阻止しない第1のインピーダンス素子を介して入力整合回路とバイアス電圧を供給する第1のダイオードのカソードに接続されており、前記第1のダイオードのアノードは、 高周波で十分低いインピーダンスとなる基準電源に接続されていることを特徴とする 増幅器。

[4] 請求項3の増幅器において、

前記第1のダイオードのカソードの面積が、前記第1のバイポーラトランジスタのエミッタの面積の10分の1以上であることを特徴とする増幅器。

[5] 入力電力または出力電力のある範囲において前記入力電力または前記出力電力の 増加に応じて利得が増加する利得拡張特性を持つ増幅器において、

第1のバイポーラトランジスタより成るエミッタ接地増幅回路のベース端子と、前記ベース端子にベースバイアス電圧を供給する基準電圧端子との間に、第1のダイオードを順方向に設け、前記第1のダイオードと並列に、第2のダイオードと直流を阻止しない第1のインピーダンス素子が直列に接続された回路を、前記第2のダイオードが順方向になるように設けたことを特徴とする増幅器。

[6] 請求項5の増幅器において、

前記第2のダイオードを、コレクタをバイアス電源に接続されエミッタを前記第1のインピーダンス素子に接続され、ベースを基準電圧端子に接続された第3のバイポーラトランジスタのベース・エミッタ間としたことを特徴とする増幅器。

[7] 請求項3乃至請求項6の増幅器において、

前記第1のダイオードが、コレクタをバイアス電源に接続されエミッタを前記第1のバイポーラトランジスタに接続されベースを基準電圧端子に接続された第2のバイポーラトランジスタのベース・エミッタ間であることを特徴とする増幅器。

[8] 請求項3乃至請求項7の増幅器において、

前記第1のインピーダンス素子が容量と抵抗の並列回路であることを特徴とする増幅器。

[9] 請求項3乃至請求項8の前記増幅器において、

入力端子から前記エミッタ接地増幅回路を見た高周波のインピーダンスが、入力端子からバイアス供給回路を見た高周波のインピーダンスより高いことを特徴とする増幅器。

[10] 少なくとも2段以上の増幅段を備え入力電力または出力電力のある範囲において前 記入力電力または前記出力電力の増加に応じて利得が増加する利得拡張特性を持 つ多段増幅器において、

前記増幅段のうち終段以外の少なくとも1段が前記利得拡張特性を持つ電力範囲において、周波数の近い2波の信号を入力した際、前記2波の信号の位相が同じになる瞬間における3次相互変調歪みの位相が、前記2波の信号の位相より90度以上回転する出力特性となることを特徴とする多段増幅器。

[11] 少なくとも2段以上の増幅段が入力電力または出力電力のある範囲において前記入力電力または前記出力電力の増加に応じて利得が増加する利得拡張特性を持つ多段増幅器において、

前記増幅段のうち終段以外の少なくとも1段が入力に高周波において振幅を圧縮 する機構を持つことを特徴とする多段増幅器。

[12] 請求項11の多段増幅器において、

前記入力に振幅を圧縮する機構を持つ増幅回路として、第1のバイポーラトランジ

スタより成るエミッタ接地増幅回路のベース端子が入力整合回路とバイアスを供給する第1のダイオードのカソードに接続されており、前記第1のダイオードのアノードは、 高周波で十分低いインピーダンスとなる基準電源に接続されていることを特徴とする 多段増幅器。

[13] 請求項12の多段増幅器において、

前記第1のダイオードのカソード面積が、前記第1のバイポーラトランジスタのエミッタ面積の10分の1以上であることを特徴とする多段増幅器。

[14] 請求項12乃至13の多段増幅器において、

前記第1のバイポーラトランジスタより成るエミッタ接地増幅回路のベース端子に直列に、直流を阻止しない第1のインピーダンス素子を設けたことを特徴とする多段増幅器。

[15] 請求項11の多段増幅器において、

前記入力に振幅を圧縮する機構を持つ増幅回路として、第1のバイポーラトランジスタより成るエミッタ接地増幅回路のベース端子と、前記ベース端子にベースバイアスを供給する基準電圧端子との間に、第1のダイオードを順方向に設け、前記第1のダイオードと並列に、第2のダイオードと第1のインピーダンス素子が直列に接続された回路を、第2のダイオードが順方向になるように設けたことを特徴とする多段増幅器。

[16] 請求項15の多段増幅器において、

前記第2のダイオードが、コレクタをバイアス電源に接続されエミッタを前記第1のインピーダンス素子に接続されベースを基準電圧端子に接続された第3のバイポーラトランジスタのベース・エミッタ間であることを特徴とする多段増幅器。

[17] 請求項14乃至16の多段増幅器において、

前記第1のインピーダンス素子が容量と抵抗の並列回路であることを特徴とする多 段増幅器。

[18] 請求項12乃至請求項17の多段増幅器において、

前記第1のダイオードが、コレクタをバイアス電源に接続されエミッタを前記第1のバイポーラトランジスタに接続されベースを基準電圧端子に接続された第2のバイポー

ラトランジスタのベース・エミッタ間であることを特徴とする多段増幅器。

[19] 請求項12乃至17の多段増幅器において、

前記入力に振幅を圧縮する機構を持つ増幅回路が、入力端子から前記エミッタ接 地増幅回路を見たインピーダンスが、入力端子からバイアス供給回路を見たインピー ダンスより高い増幅回路であることを特徴とする多段増幅器。

[20] 請求項12乃至19の多段増幅器において、

前記入力に振幅を圧縮する機構を持つ増幅回路以降の段にある増幅段が、入力端子から前記エミッタ接地増幅回路を見たインピーダンスが、入力端子からバイアス供給回路を見たインピーダンスより低いことを特徴とする多段増幅器。

補正書の請求の範囲

[2005年6月24日(24.06.2005)国際事務局受理:出願当初の 請求の範囲7-9、12、14、15、及び17-20は補正された; 他の請求の範囲は変更なし。(3頁)]

前記第2のダイオードを、コレクタをバイアス電源に接続されエミッタを前記第1のインピーダンス素子に接続され、ベースを基準電圧端子に接続された第3のバイポーラトランジスタのベース・エミッタ間としたことを特徴とする増幅器。

- [7] (補正後)請求項3乃至請求項6のいずれか1項に記載の増幅器において、 前記第1のダイオードが、コレクタをバイアス電源に接続されエミッタを前記第1のバ イポーラトランジスタに接続されベースを基準電圧端子に接続された第2のバイポー ラトランジスタのベース・エミッタ間であることを特徴とする増幅器。
- [8] (補正後)請求項3乃至請求項7のいずれか1項に記載の増幅器において、 前記第1のインピーダンス素子が容量と抵抗の並列回路であることを特徴とする増 幅器。
- [9] (補正後)請求項3乃至請求項8のいずれか1項に記載の増幅器において、 入力端子から前記エミッタ接地増幅回路を見た高周波のインピーダンスが、入力端子からバイアス供給回路を見た高周波のインピーダンスより高いことを特徴とする増幅器。
- [10] 少なくとも2段以上の増幅段を備え入力電力または出力電力のある範囲において前 記入力電力または前記出力電力の増加に応じて利得が増加する利得拡張特性を持 つ多段増幅器において、

前記増幅段のうち終段以外の少なくとも1段が前記利得拡張特性を持つ電力範囲において、周波数の近い2波の信号を入力した際、前記2波の信号の位相が同じになる瞬間における3次相互変調歪みの位相が、前記2波の信号の位相より90度以上回転する出力特性となることを特徴とする多段増幅器。

[11] 少なくとも2段以上の増幅段が入力電力または出力電力のある範囲において前記入力電力または前記出力電力の増加に応じて利得が増加する利得拡張特性を持つ多段増幅器において、

前記増幅段のうち終段以外の少なくとも1段が入力に高周波において振幅を圧縮 する機構を持つことを特徴とする多段増幅器。

[12] (補正後)少なくとも2段以上の増幅段が入力電力または出力電力のある範囲において前記入力電力または前記出力電力の増加に応じて利得が増加する利得拡張特性

を持つ多段増幅器において、

前記増幅段のうち終段以外の少なくとも1段の増幅回路において、第1のバイポーラトランジスタより成るエミッタ接地増幅回路のベース端子が入力整合回路とバイアスを供給する第1のダイオードのカソードに接続されており、前記第1のダイオードのアノードは、高周波で十分低いインピーダンスとなる基準電源に接続されていることを特徴とする多段増幅器。

[13] 請求項12の多段増幅器において、

前記第1のダイオードのカソード面積が、前記第1のバイポーラトランジスタのエミッタ面積の10分の1以上であることを特徴とする多段増幅器。

[14] (補正後)請求項12または請求項13の多段増幅器において、

前記第1のバイポーラトランジスタより成るエミッタ接地増幅回路のベース端子に直列に、直流を阻止しない第1のインピーダンス素子を設けたことを特徴とする多段増幅器。

[15] (補正後)少なくとも2段以上の増幅段が入力電力または出力電力のある範囲において前記入力電力または前記出力電力の増加に応じて利得が増加する利得拡張特性を持つ多段増幅器において、

前記増幅段のうち終段以外の少なくとも1段の増幅回路において、第1のバイポーラトランジスタより成るエミッタ接地増幅回路のベース端子と、前記ベース端子にベースバイアスを供給する基準電圧端子との間に、第1のダイオードを順方向に設け、前記第1のダイオードと並列に、第2のダイオードと第1のインピーダンス素子が直列に接続された回路を、第2のダイオードが順方向になるように設けたことを特徴とする多段増幅器。


[16] 請求項15の多段増幅器において、

前記第2のダイオードが、コレクタをバイアス電源に接続されエミッタを前記第1のインピーダンス素子に接続されベースを基準電圧端子に接続された第3のバイポーラトランジスタのベース・エミッタ間であることを特徴とする多段増幅器。


[17] (補正後)請求項14乃至請求項16のいずれか1項に記載の多段増幅器において、 前記第1のインピーダンス素子が容量と抵抗の並列回路であることを特徴とする多 段增幅器。

- [18] (補正後)請求項12乃至請求項17のいずれか1項に記載の多段増幅器において、 前記第1のダイオードが、コレクタをバイアス電源に接続されエミッタを前記第1のバ イポーラトランジスタに接続されベースを基準電圧端子に接続された第2のバイポー ラトランジスタのベース・エミッタ間であることを特徴とする多段増幅器。
- [19] (補正後)請求項12乃至請求項17のいずれか1項に記載の多段増幅器において、 前記入力に振幅を圧縮する機構を持つ増幅回路が、入力端子から前記エミッタ接 地増幅回路を見たインピーダンスが、入力端子からバイアス供給回路を見たインピー ダンスより高い増幅回路であることを特徴とする多段増幅器。
- [20] (補正後)請求項12乃至請求項19のいずれか1項に記載の多段増幅器において、前記入力に振幅を圧縮する機構を持つ増幅回路以降の段にある増幅段が、入力端子から前記エミッタ接地増幅回路を見たインピーダンスが、入力端子からバイアス供給回路を見たインピーダンスより低いことを特徴とする多段増幅器。


[図1]



[図2]




[図3]




入出力特性図


[図4]




[図5]




[図6]




[図7]




[図8]



[図9]




[図10]



WO 2005/067139 PCT/JP2004/019526


[図11]




WO 2005/067139 PCT/JP2004/019526

11/40


[図12]



[図13]



[図14]




WO 2005/067139 PCT/JP2004/019526


[図15]

WO 2005/067139 PCT/JP2004/019526


[図16]



[図17]




[図18]



WO 2005/067139 PCT/JP2004/019526


18/40

[図19]




WO 2005/067139 PCT/JP2004/019526

[図20]




[図21]




PCT/JP2004/019526

[図22]




[図23]




WO 2005/067139 PCT/JP2004/019526

23/40


[図24]



[図25]




[図26]




26/40


[図27]



[図28]




[図29]




29/40


[図30]




[図31]



[図32]




[図33]




33/40


[図34]




[図35]




[図36]




[図37]




[図38]




[図39]



[図40]



[図41]



INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2004/019526

		PCT/	JP2004/019526			
	CATION OF SUBJECT MATTER					
Int.Cl'	Н03F1/32					
According to Int	ernational Patent Classification (IPC) or to both national	classification and IPC				
B. FIELDS SE	ARCHED nentation searched (classification system followed by classification system followed by classificatio	assification symbols)				
Int.Cl.	H03F1/32-1/33, 3/189-3/24	issification symbols)				
2110101						
	searched other than minimum documentation to the exter					
		nt that such documents are included roku Jitsuyo Shinan Koho				
		tsuyo Shinan Toroku Koho				
	-		15			
Electronic data b	ase consulted during the international search (name of c	ata base and, where practicable, sea	ren terms used)			
C. DOCUMEN	ITS CONSIDERED TO BE RELEVANT					
Category*	Citation of document, with indication, where ap	propriate, of the relevant passages	Relevant to claim No.			
A	JP 2002-084144 A (Sharp Corp	.),	3-9			
	22 March, 2002 (22.03.02),					
	Full text; all drawings					
	& US 2002/0033735 A1					
A	JP 07-273559 A (NEC Engineer.	ing Kabushiki	3-9			
А	Kaisha),	ing hababiitha				
	20 October, 1995 (20.10.95),					
	Full text; all drawings	,				
	(Family: none)					
71.	JP 2001-313531 A (Sharp Corp.	\	3-9			
A	09 November, 2001 (09.11.01),	• / /	3-9			
	Full text; all drawings					
	(Family: none)					
× Further do	La La di La Carattana GRANG					
	cuments are listed in the continuation of Box C.	See patent family annex.				
 Special categories of cited documents: "A" document defining the general state of the art which is not considered 		date and not in conflict with the a	ne international filing date or priority application but cited to understand			
to be of particular relevance		the principle or theory underlying "X" document of particular relevance	the invention; the claimed invention cannot be			
filing date	•		considered to involve an inventive			
"L" document w	which may throw doubts on priority claim(s) or which is ablish the publication date of another citation or other	<u>-</u>	; the claimed invention cannot be			
special reason (as specified)		considered to involve an inver	itive step when the document is			
	ferring to an oral disclosure, use, exhibition or other means ublished prior to the international filing date but later than the	being obvious to a person skilled	r such documents, such combination			
priority date		"&" document member of the same pa	atent family			
		Date of mailing of the internationa				
29 Marc	ch, 2005 (29.03.05)	26 April, 2005 ((20.04.05)			
Name and mailing address of the ISA/		Authorized officer				
Japane	se Patent Office					
Faccimile No		Telephone No.	• •			

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2004/019526

C (Continuation)). DOCUMENTS CONSIDERED TO BE RELEVANT	
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 10-075130 A (Sharp Corp.), 17 March, 1998 (17.03.98), Full text; all drawings & US 6121841 A1	3-9
	0 (continuation of second sheet) (January 2004)	

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2004/019526

Box No. II Observations where certain claims were found unsearchable (Continuation of item 2 of first sheet)
This international search report has not been established in respect of certain claims under Article 17(2)(a) for the following reasons: 1. Claims Nos.:
because they relate to subject matter not required to be searched by this Authority, namely:
2. X Claims Nos.: 1, 2, 10-20 because they relate to parts of the international application that do not comply with the prescribed requirements to such an
extent that no meaningful international search can be carried out, specifically:
The inventions of claims 1, 2, 10-20 are unclear.
3. Claims Nos.: because they are dependent claims and are not drafted in accordance with the second and third sentences of Rule 6.4(a).
Box No. III Observations where unity of invention is lacking (Continuation of item 3 of first sheet)
This International Searching Authority found multiple inventions in this international application, as follows:
As all required additional search fees were timely paid by the applicant, this international search report covers all searchable claims.
2. As all searchable claims could be searched without effort justifying an additional fee, this Authority did not invite payment of any additional fee.
As only some of the required additional search fees were timely paid by the applicant, this international search report covers only those claims for which fees were paid, specifically claims Nos.:
4. No required additional search fees were timely paid by the applicant. Consequently, this international search report is restricted to the invention first mentioned in the claims; it is covered by claims Nos.:
Remark on Protest
No protest accompanied the payment of additional search fees.

A. 発明の属する分野の分類(国際特許分類(IPC)) Int. Cl ⁷ H03F 1/32		
B. 調査を行った分野		
調査を行った最小限資料 (国際特許分類 (IPC)) Int. Cl ⁷ H03F 1/32- 1/33 3/189-3/24		-
最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2005年 日本国登録実用新案公報 1994-2005年 日本国実用新案登録公報 1996-2005年		,
国際調査で使用した電子データベース(データベースの名称、	調査に使用した用語)	
C. 関連すると認められる文献		
引用文献の	ときは、その関連する箇所の表示	関連する 請求の範囲の番号
A JP 2002-084144 A 2002.03.22,全文,全図 &US 2002/0033735		3 — 9
A JP 07-273559 A (日本電気エンジニアリング株式会社 全文,全図 (ファミリーなし)	生) 1995.10.20	3-9
A JP 2001-313531 A 2001.11.09,全文.全図		3 — 9
X C欄の続きにも文献が列挙されている。	□ パテントファミリーに関する別	紙を参照。
* 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的技術水準を示すもの 「E」国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献(理由を付す) 「O」口頭による開示、使用、展示等に言及する文献「P」国際出願日前で、かつ優先権の主張の基礎となる出願 「A」特に関連のある文献であって、当該文献のみで発の新規性又は進歩性がないと考えられるもの「Y」特に関連のある文献であって、当該文献と他の1上の文献との、当業者にとって自明である組合せよって進歩性がないと考えられるもの「P」国際出願日前で、かつ優先権の主張の基礎となる出願 「&」同一パテントファミリー文献		
国際調査を完了した日 29.03.2005	国際調査報告の発送日 26.04.2	2005
国際調査機関の名称及びあて先 日本国特許庁(ISA/JP) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号	特許庁審査官(権限のある職員) 白井 孝治 電話番号 03-3581-1101	5W 8843 内線 3576

引用文献の カテゴリー* 引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示 請求 A JP 10-075130 A (シャープ株式会社) 1998.03.17,全文,全図 &US 6121841 A1 3-	関連する の範囲の番号 - 9
A JP 10-075130 A (シャープ株式会社) 3- 1998.03.17,全文,全図	
	,

第Ⅱ欄 請求の範囲の一部の調査ができないときの意見(第1ページの2の続き)
法第8条第3項 (PCT17条(2)(a)) の規定により、この国際調査報告は次の理由により請求の範囲の一部について作
成しなかった。
1.
つまり、
2. X 請求の範囲 1,2,10-20 は、有意義な国際調査をすることができる程度まで所定の要件を満たしてい
ない国際出願の部分に係るものである。つまり、
請求の範囲1、2、10-20に係る発明は、不明確である。
3.
従って記載されていない。
第Ⅲ欄 発明の単一性が欠如しているときの意見(第1ページの3の続き)
Non-the Name of the Name of th
次に述べるようにこの国際出願に二以上の発明があるとこの国際調査機関は認めた。
1. 出願人が必要な追加調査手数料をすべて期間内に納付したので、この国際調査報告は、すべての調査可能な請求 の範囲について作成した。
2. <u></u> 追加調査手数料を要求するまでもなく、すべての調査可能な請求の範囲について調査することができたので、追加調査手数料の納付を求めなかった。
3. 出願人が必要な追加調査手数料を一部のみしか期間内に納付しなかったので、この国際調査報告は、手数料の納
13 and a large state of the larg
4. 出願人が必要な追加調査手数料を期間内に納付しなかったので、この国際調査報告は、請求の範囲の最初に記載
されている発明に係る次の請求の範囲について作成した。
·
追加調査手数料の異議の申立てに関する注意
追加調査手数料の納付と共に出願人から異議申立てがあった。
□ 追加調査手数料の納付と共に出願人から異議申立てがなかった。